XMSRC4194-VC1¶
4通道192KHz ASRC音频采样率转换器集成2路S/PDIF和2路I2S接口及TDM级联模式
1、简介¶
1.1 产品描述¶
XMSRC4194是一款基于XMOS芯片架构的高性能4通道异步采样率转换器,该产品完全兼容SRC4194的核心功能规格,包括16:1至1:16的宽范围采样率转换、144dB动态范围以及对I2S、Left-justified、Right-justified和TDM等多种数字音频格式的全面支持。
- 相比SRC4194,XMSRC4194的核心优势在于集成了两个额外的S/PDIF输入接口,为用户提供更灵活的信号源选择。用户可根据应用需求在I2S输入和S/PDIF输入之间灵活切换,显著增强了系统的连接性和适应性。
- XMOS芯片架构确保了产品的高可靠性和出色的音频处理性能,为专业音频设备制造商提供了更具竞争力的解决方案选择。
- 双SRC模块架构,每个模块处理2路音频,可独立工作,总共可同时处理4通道音频采样率转换。
1.2 产品特性¶
-
四通道SRC音频采样率转换
- 双SRC模块架构(SRC_A + SRC_B)
- 每个模块处理2路音频信号
- 可独立配置输入源
- 总共可同时处理4通道音频采样率转换
- 灵活的信号路由
- SRC_A可选: I2S_A_IN 或 S/PDIF_A (二选一)
- SRC_B可选: I2S_B_IN 或 S/PDIF_B (二选一)
- 支持多种工作模式组合
- 双SRC模块架构(SRC_A + SRC_B)
-
超高采样率转换支持
- ASRC (异步采样率转换)
- 支持44.1KHz-192KHz间采样率转换
- 支持16:1至1:16宽范围输入输出采样率比
- 自动感应输入输出采样率
- 音频数据处理
- 支持16bit/24bit/32bit音频数据处理
- 144dB动态范围
- THD+N: -140dB
- ASRC (异步采样率转换)
-
多接口支持
- S/PDIF接口
- 2个S/PDIF输入接口(S/PDIF_A, S/PDIF_B)
- 每个SRC模块可独立选择S/PDIF输入
- 兼容AES3, IEC 60958, and EIAJ CP-1201标准
- I²S接口
- 4个I²S接口(2个输入 + 2个输出)
- 支持Master/Slave模式(可独立配置)
- S/PDIF接口
-
全面的数字音频格式支持
- 支持I2S, Left-Justified, Right-Justified格式
- 完整TDM时分复用格式支持,可级联4个设备
- 支持16bit/24bit/32bit音频数据处理
- 所有输出数据从内部28位数据路径抖动处理
-
灵活配置接口
- I²C/UART配置接口
- 支持I²C和UART双协议配置
- 可配置参数
- SRC_A和SRC_B的输入源选择(I²S或S/PDIF)
- I²S采样率配置(Master模式)
- Master/Slave模式切换
- I²S音频格式(I²S/Left-Justified/Right-Justified)
- TDM模式配置
- I²C/UART配置接口
-
智能时钟管理
- 主时钟输出(MCLK)
- 支持128fs、256fs、512fs、1024fs参考时钟
- 时钟域限制
- 一个端口Master模式,另一个端口Slave模式
- 或两个端口都为Slave模式
- Master模式端口需要有效的RCKI参考时钟
- 主时钟输出(MCLK)
1.3 应用场景¶
-
专业录音棚
- 多轨录音设备中进行高精度采样率转换
- 音频工作站中处理不同采样率的音频素材
- 调音台系统中实现音频信号格式统一
-
广播电视
- 广播设备中音频信号的实时处理
- 电视制作中不同来源音频的同步处理
- 直播系统中音频信号的优化转换
-
数字音响
- 功放设备中音频信号的预处理
- 音频处理器中多通道信号转换
- 扬声器管理系统中信号优化
-
汽车音响
- 车载娱乐系统中音频格式转换
- 高端音响中音质优化处理
- 降噪系统中信号处理
-
消费电子
- 高端音响设备中音频信号处理
- 家庭影院系统中多声道处理
- 专业音频接口中信号转换
-
工业应用
- 音频测试设备中信号标准化
- 音频分析仪器中数据处理
- 专业信号处理设备中格式转换
1.4 产品功能框图¶
1.5 订购信息¶
| PRODUCT MODEL | ORDERING NUMBER | PACKAGE BODY | SIZE (NOM) | Hardware Model | Comments |
|---|---|---|---|---|---|
| XMSRC4194-VC1 | XMSRC4194-VC1 | SMT LGA-52 | 13x13mm | A316-Mini-V1 | 4通道192KHz ASRC采样率转换器,双SRC模块,2路S/PDIF输入,TDM级联 |
2、模式及指标¶
2.1 支持的输入输出模式¶
XMSRC4194-VC1采用灵活的模块化设计,两个SRC模块(SRC_A和SRC_B)可独立配置输入源,以下列出典型应用模式:
| 模式编号 | SRC_A配置 | SRC_B配置 | 说明 |
|---|---|---|---|
| 1 | S/PDIF_A → SRC_A → I²S_A_OUT (Master) | S/PDIF_B → SRC_B → I²S_B_OUT (Master) | 双路S/PDIF转I²S输出 |
| 2 | I²S_A_IN (Slave) → SRC_A → I²S_A_OUT (Master) | I²S_B_IN (Slave) → SRC_B → I²S_B_OUT (Master) | 独立双通道采样率转换 |
| 3 | I²S_A_IN (Slave) → SRC_A → TDM_OUT | I²S_B_IN (Slave) → SRC_B → TDM_OUT | TDM级联输出模式 |
| 4 | S/PDIF_A → SRC_A → TDM_OUT | S/PDIF_B → SRC_B → TDM_OUT | S/PDIF转TDM级联输出 |
模式配置说明
- SRC_A可选输入源: I²S_A_IN 或 S/PDIF_A (二选一)
- SRC_B可选输入源: I²S_B_IN 或 S/PDIF_B (二选一)
- TDM模式支持最多4个设备级联
- 配置通过I²C/UART接口动态切换
2.2 各工作模式详细参数¶
2.2.1 模式1: 双路S/PDIF输入 → 双路I²S输出¶
应用场景: S/PDIF信号转双路I²S输出,适用于数字音响系统
信号流程:
参数配置:
| 参数 | SRC_A | SRC_B |
|---|---|---|
| 输入源 | S/PDIF_A | S/PDIF_B |
| 输入格式 | S/PDIF | S/PDIF |
| 输出接口 | I²S_A (Master) | I²S_B (Slave) |
| 采样率 | 44.1KHz~192KHz (ASRC) | 44.1KHz~192KHz (ASRC) |
| 位深 | 16/24/32bit | 16/24/32bit |
2.2.2 模式2: 双路I²S输入 → 双路I²S输出¶
应用场景: 独立的双通道采样率转换,适用于多轨录音设备
信号流程:
参数配置:
| 参数 | SRC_A | SRC_B |
|---|---|---|
| 输入源 | I²S_A_IN (Slave) | I²S_B_IN (Slave) |
| 输出接口 | I²S_A (Master) | I²S_B (Slave) |
| 采样率 | 44.1KHz~192KHz (ASRC) | 44.1KHz~192KHz (ASRC) |
| 位深 | 16/24/32bit | 16/24/32bit |
2.2.3 TDM级联模式 (模式¾)¶
应用场景: 多设备级联,适用于专业多通道音频系统
TDM帧格式: - 帧率 = 输出采样频率 (fs) - 位时钟频率 (BCKO) = N × 64fs (N = 级联设备数) - 每个子帧 = 64位 (左声道32位 + 右声道32位) - 音频数据左对齐,MSB在前
级联能力:
典型配置示例:
| 输出采样率 | BCKO频率 | 最大级联数 |
|---|---|---|
| 48kHz | 12.288MHz | 4设备 |
| 96kHz | 24.576MHz | 4设备 |
| 192kHz | 24.576MHz | 2设备 |
2.3 音频性能指标¶
| 性能指标 | ASRC模式 | 测试条件 |
|---|---|---|
| 分辨率 | 16-32位 | - |
| 输入采样频率 | 44.1kHz ~ 192kHz | - |
| 输出采样频率 | 44.1kHz ~ 192kHz | - |
| 动态范围 | 144dB | -60dBFS输入, A-weighted |
| THD+N | -140dB | 0dBFS输入, 20Hz~fs/2 |
2.4 功能对比¶
| 功能项 | XMSRC4194 | SRC4194 | 优势 |
|---|---|---|---|
| SRC通道数 | 4路 | 4路 | 相同处理能力 |
| SRC模块数 | 2个独立模块 | 2个模块 | 2倍处理能力 |
| S/PDIF输入 | 2通道 | 不支持 | 更多输入接口 |
| 最高采样率(ASRC) | 192 KHz | 216 KHz | 相当性能 |
| 外部时钟参考 | 不需要外部时钟 | 需要外部时钟 | 节省外部晶振成本 |
| 扩展性 | 可扩展 | 无法扩展 | 更灵活 |
| TDM级联 | 支持4设备 | 支持4设备 | 相同级联能力 |
3、管脚配置和功能¶
3.1 XMSRC4194_VC1管脚布局¶
3.2 XMSRC4194_VC1管脚描述¶
| 管脚序号 | 名称 | 类型 | 功能 |
|---|---|---|---|
| 1 | 3.3V | P | 模组3.3V供电 |
| 2 | X1D13 | I | S/PDIF_IB (S/PDIF输入B) |
| 3 | X1D16 | I/O | LRCKOB (I²S_B输出帧同步, Master输出/Slave输入) |
| 4 | GND | P | 模组地 |
| 5 | X1D17 | I/O | BCKOB (I²S_B输出位时钟, Master输出/Slave输入) |
| 6 | X1D18 | - | 保留 |
| 7 | X1D19 | - | 保留 |
| 8 | X1D22 | - | 保留 |
| 9 | X0D29 | I/O | UART_RX/I2C_SDA (UART接收/I2C数据) |
| 10 | X0D35 | I/O | BCKIA (I²S_A输入位时钟, Master输出/Slave输入) |
| 11 | X0D36 | I/O | LRCKIA (I²S_A输入帧同步, Master输出/Slave输入) |
| 12 | X0D37 | I | SDINA (I²S_A数据输入) |
| 13 | X0D38 | I | TDMIA (TDM数据输入A, 仅TDM模式) |
| 14 | X0D40 | I/O | LRCKOA (I²S_A输出帧同步, Master输出/Slave输入) |
| 15 | X0D39 | O | MCLK_OUT (主时钟输出) |
| 16 | X0D42 | - | 保留 |
| 17 | X0D41 | I/O | BCKOA (I²S_A输出位时钟, Master输出/Slave输入) |
| 18 | X0D43 | - | 保留 |
| 19 | X1D34 | I | SDINB (I²S_B数据输入) |
| 20 | GND | P | 模组地 |
| 21 | X0D30 | I/O | I2C_SCL (I2C时钟) |
| 22 | X0D31 | I/O | UART_I2C_SEL (UART/I2C选择) |
| 23 | X0D32 | I/O | UART_TX (UART发送) |
| 24 | X0D33 | - | 保留 |
| 25 | GND | P | 模组地 |
| 26 | GND | P | 模组地 |
| 27 | GND | P | 模组地 |
| 28 | X0D00 | I | S/PDIF_IA (S/PDIF输入A) |
| 29 | X0D11 | O | SDOUTA (I²S_A数据输出) |
| 30 | X1D00 | I/O | LRCKIB (I²S_B输入帧同步, Master输出/Slave输入) |
| 31 | X1D01 | I | TDMIB (TDM数据输入B, 仅TDM模式) |
| 32 | GND | P | 模组地 |
| 33 | X1D09 | O | SDOUTB (I²S_B数据输出) |
| 34 | X1D10 | I/O | BCKIB (I²S_B输入位时钟, Master输出/Slave输入) |
| 35 | X1D11 | O | MCLK_OUT (主时钟输出) |
| 36 | GND | P | 模组地 |
| 37 | GND | P | 模组地 |
| 38 | TDI | I/O | JTAG调试接口 |
| 39 | TDO | I/O | JTAG调试接口 |
| 40 | TMS | I/O | JTAG调试接口 |
| 41 | TCK | I/O | JTAG调试接口 |
| 42 | RST_N | I | 系统复位,低电平有效 |
| 43 | 1.8V | P | 模组1.8V供电 |
| 44 | GND | P | 模组地 |
| 45 | USB_DM | I/O | USB_DM (保留,未使用) |
| 46 | USB_DP | I/O | USB_DP (保留,未使用) |
| 47 | GND | P | 模组地 |
| 48 | 0.9V | P | 模组0.9V供电 |
| 49 | GND | P | 模组地 |
| 50 | GND | P | 模组地 |
| 51 | GND | P | 模组地 |
| 52 | GND | P | 模组地 |
管脚类型说明
表中I/O类型定义:I=输入,O=输出,P=电源,I/O=输入/输出
重要说明
- S/PDIF输入: 每个SRC模块对应一个S/PDIF输入
- 管脚28(X0D00): S/PDIF_IA (对应SRC_A)
- 管脚2(X1D13): S/PDIF_IB (对应SRC_B)
- I²S_A接口:
- 输入: BCKIA(X0D35), LRCKIA(X0D36), SDINA(X0D37), TDMIA(X0D38)
- 输出: BCKOA(X0D41), LRCKOA(X0D40), SDOUTA(X0D11)
- I²S_B接口:
- 输入: BCKIB(X1D10), LRCKIB(X1D00), SDINB(X1D34), TDMIB(X1D01)
- 输出: BCKOB(X1D17), LRCKOB(X1D16), SDOUTB(X1D09)
- UART/I2C接口选择: 通过管脚22(X0D31)的UART_I2C_SEL信号选择接口类型
- UART模式:管脚9(X0D29)=UART_RX,管脚23(X0D32)=UART_TX
- I2C模式:管脚9(X0D29)=I2C_SDA,管脚21(X0D30)=I2C_SCL
- MCLK输出: 管脚15(X0D39)和管脚35(X1D11)
- Master模式需要,支持128fs/256fs/512fs/1024fs
- TDM输入: TDMIA(X0D38)和TDMIB(X1D01)仅在TDM模式使用,用于级联
- 时钟限制: 所有Master的I2S端口都要在同一个时钟域,即同在44.1KHz时钟域或者同在48KHz时钟域
4、配置接口说明¶
4.1 I²C/UART配置接口¶
XMSRC4194-VC1支持I²C和UART双协议配置,提供灵活的配置方式。通过管脚22(X0D31)的UART_I2C_SEL信号可以选择使用哪种配置接口:
| 配置方式 | 管脚22(X0D31) | 通信接口 | 说明 |
|---|---|---|---|
| 上拉 | UART_I2C_SEL | UART模式 | 管脚9(X0D29)=UART_RX, 管脚23(X0D32)=UART_TX |
| 下拉 | UART_I2C_SEL | I²C模式 | 管脚9(X0D29)=I2C_SDA, 管脚21(X0D30)=I2C_SCL |
4.2 可配置参数¶
通过I²C或UART接口可配置以下参数:
| 参数类型 | 配置选项 | 说明 |
|---|---|---|
| SRC_A输入源 | I²S_A_IN / S/PDIF_A | 选择SRC_A模块的输入源 (二选一) |
| SRC_B输入源 | I²S_B_IN / S/PDIF_B | 选择SRC_B模块的输入源 (二选一) |
| I²S_A模式 | Master / Slave | I²S_A工作模式 |
| I²S_B模式 | Master / Slave | I²S_B工作模式 |
| I²S_A采样率 | 4kHz~192kHz | |
| I²S_B采样率 | 4kHz~192kHz | |
| I²S_A输入格式 | I²S/Left-Justified/Right-Justified | 音频数据格式 |
| I²S_B输入格式 | I²S/Left-Justified/Right-Justified | 音频数据格式 |
| I²S_A输出格式 | I²S/Left-Justified/Right-Justified/TDM | 音频数据格式 |
| I²S_B输出格式 | I²S/Left-Justified/Right-Justified/TDM | 音频数据格式 |
| 输出字长 | 16/24/32位 |
配置说明
- Master模式限制: 所有Master的I2S端口都要在同一个时钟域,即同在44.1KHz时钟域或者同在48KHz时钟域
- 详细配置命令请参考配置协议文档
4.3 MCLK配置¶
- Master模式端口需要MCLK,用于生成LRCK和BCK:
- MCLK支持128fs/256fs/512fs/1024fs
5、硬件参数¶
5.1、正常工作条件¶
| 功能 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|
| 工作温度 | 0 | - | 70 | ℃ |
| 3.3V工作电压 | 3.0 | 3.3 | 3.6 | V |
| 1.8V工作电压 | 1.62 | 1.80 | 1.98 | V |
| 0.9V工作电压 | 0.855 | 0.90 | 0.945 | V |
5.2 产品尺寸¶
13±0.1mm(L)X13±0.1mm(W)X0.8±0.1mm(H)
5.3 模组封装图¶
6、最小系统参考设计¶
7、产品包装信息¶
托盘+外箱包装
8、修订历史¶
| 版本 | 日期 | 描述 | 修订者 |
|---|---|---|---|
| V1.0 | 2025-10-6 | 初始版本发布 | 技术文档部 |

